動作解析を防止した集積回路

Integrated circuit prevented from operation analysis

Abstract

PROBLEM TO BE SOLVED: To provide an integrated circuit which makes hard the interception of secret information revealed in the process of an internal circuit operation or its process, while keeping the processing rate of the entire LSI at a certain level. SOLUTION: On one LSI chip 1 are mounted a memory circuit 2 for storing high and low-security information A, B, a self-synchronizing circuit 3 using a dynamic circuit for processing the high-security information A into low- security information C, and synchronous circuit 4 using a static circuit for processing the low-security information B, C. A register used in the self- synchronizing circuit 3 is constituted so as to autonomously erase the held data at the end of operation. COPYRIGHT: (C)1999,JPO
(57)【要約】 【課題】 LSI全体の処理速度をある程度維持したま ま、内部の回路動作およびその過程で現れる秘密情報の 傍受を困難にした集積回路を提供する。 【解決手段】 ひとつのLSIチップ1上に、守秘性の 高い情報Aと守秘性の低い情報Bを格納する記憶回路 2、守秘性の高い情報Aを処理して守秘性の低い情報C にするダイナミック型回路を使用した自己同期型回路 3、守秘性の低い情報B,Cを処理するスタティック型 回路を使用した同期型回路4を搭載する。自己同期型回 路3に使用されるレジスタは、動作終了時に自律的に保 持データを消去するよう構成する。

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (1)

    Publication numberPublication dateAssigneeTitle
    JP-2009272804-ANovember 19, 2009Nippon Telegr & Teleph Corp , Ntt Electornics Corp, Nttエレクトロニクス株式会社, 日本電信電話株式会社Combinational logic circuit